IBM ha anunciado un avance significativo en la fabricación de semiconductores: el primer chip con un nodo inferior a 1 nanómetro, específicamente de 0.7 nanómetros (equivalente a 7 angstroms). Esta tecnología opera a una escala donde las dimensiones se acercan al tamaño de los átomos. Aunque no es un producto comercial inmediato, esta demostración tecnológica establece la dirección para la industria en la próxima década.
El avance se basa en una nueva arquitectura llamada Nanostack, que representa una evolución de los transistores nanosheet actuales. A diferencia del enfoque bidimensional de la industria, IBM introduce una perspectiva más tridimensional. Esto implica apilar y escalonar transistores, aprovechando el eje vertical del chip. En esencia, en lugar de solo reducir el tamaño de los transistores, se construyen verticalmente para integrar más lógica en la misma superficie, similar a lo que ya se hace en la memoria.
Chips de 0.7nm con Nanostack Prometen Hasta un 50% Más de Rendimiento que los Chips de 2nm de IBM
Según IBM, esta tecnología permite integrar casi 100.000 millones de transistores en un chip del tamaño de una uña, duplicando la densidad de su tecnología de 2nm anunciada en 2021. Se proyecta que este nuevo nodo ofrezca hasta un 50% más de rendimiento o hasta un 70% más de eficiencia energética en comparación con sus chips de 2nm. Estas cifras, aunque proyectadas, demuestran el salto generacional que IBM busca con esta nueva arquitectura.
Un aspecto clave de Nanostack es la separación y apilamiento de transistores de tipo n y tipo p, en contraste con su colocación lado a lado en los diseños actuales. Esto permite el uso de materiales diferentes y optimizados para cada tipo de transistor, mejorando el rendimiento y la eficiencia sin depender únicamente de la miniaturización. Para una industria que se acerca a los límites físicos, esta estrategia es tan crucial como la propia escala nanométrica.
IBM también ha destacado avances en el bonding de obleas, integración CMOS, ingeniería de canales y escalado de memoria SRAM. El escalado de memoria SRAM es particularmente relevante para la inteligencia artificial, ya que la memoria integrada en el chip se ha convertido en un cuello de botella para la velocidad de procesamiento de datos. Se informa de una mejora del 40% en el escalado de memoria SRAM, lo que facilitará diseños con mayor memoria integrada o un uso más eficiente del espacio.
El Enfoque Principal Sería Llevar esta Tecnología a los Centros de Datos de IA
El impacto potencial en la inteligencia artificial es considerable. IBM estima que los primeros aceleradores basados en la tecnología de 7 angstroms (0.7 nm) podrían aumentar el rendimiento de aproximadamente 1.500 TOPS en los chips de IA más populares actualmente a unos 9.000 TOPS, multiplicando por seis la capacidad de cálculo. La compañía sugiere que el entrenamiento de grandes modelos de lenguaje, que actualmente puede llevar meses, podría reducirse a semanas con hardware basado en esta tecnología.
Es importante aclarar que, como ocurre en la industria, el término 0.7 nm no se refiere a una medida literal de todos los componentes físicos del transistor. IBM especifica que el nodo representa una generación tecnológica y de fabricación, no una medida física exacta como se entendía hace décadas. No obstante, el avance sí implica una reducción de escala y una mejora en la densidad en comparación con nodos anteriores.
Para fabricar tecnologías de este nivel, IBM planea utilizar herramientas avanzadas como la litografía High-NA EUV de ASML, junto con nuevos procesos de unión de obleas, distribución de energía por la parte trasera del chip y técnicas de inspección 3D. IBM está colaborando en el Albany Nanotech Complex con socios como ASML, Lam Research, Tokyo Electron y SCREEN Semiconductor Solutions. La compañía prevé una primera adopción en producción en los próximos cinco años.
Traducción y reescritura del artículo original.
